专用集成电路实验指导书PDF电子书下载

查看更多关于的内容

1 Cadence系统环境设置与基本操作 1

1.1 实验目的 1

1.2 实验原理 1

1.2.1 系统启动 1

1.2.2 Cadence系统的CIW 1

1.3 实验内容 4

1.3.1 启动Cadence系统 4

1.3.2 运行Cadence系统 5

2 二输入与非门电路原理图设计 9

2.1 实验目的 9

2.2 实验原理 9

2.2.1 Schematic设计环境 9

2.2.2 器件定义 11

2.3 实验内容 11

2.3.1 电路原理图设计 11

2.3.2 创建符号 15

2.4 拓展实验 16

3 ADE设置 18

3.1 实验目的 18

3.2 实验原理 18

3.2.1 模拟环境的设置 18

3.2.2 模拟结果的显示及处理 19

3.3 实验内容 21

3.3.1 瞬态仿真 21

3.3.2 直流仿真 24

3.3.3 交流仿真 27

4 原理图的层次化设计与仿真 29

4.1 实验目的 29

4.2 实验原理 29

4.3 实验内容 29

4.3.1 设计原理图 30

4.3.2 创建符号视图 32

4.3.3 层次化设计——环形振荡器 33

4.3.4 环形振荡器延迟仿真 36

4.4 拓展实验 42

5 ADE设置——MOS特性测量 43

5.1 实验目的 43

5.2 实验原理 43

5.2.1 MOS特性基础知识 43

5.2.2 利用Cadence对器件进行参数扫描时有关的菜单项 44

5.3 实验内容 44

5.3.1 启动Cadence软件 44

5.3.2 输入设计原理图 45

5.3.3 在ADE中进行Simulation运行环境设置 48

5.4 拓展实验 53

6 运算放大器的仿真验证 54

6.1 实验目的 54

6.2 实验原理 54

6.3 实验内容 54

6.3.1 创建库与视图 54

6.3.2 直流偏置验证仿真 55

6.3.3 交流增益验证仿真 56

6.3.4 瞬态时域验证仿真 58

7 AMS数/模混合仿真器 62

7.1 实验目的 62

7.2 实验原理 62

7.3 实验内容 63

7.3.1 256分频器的设计 63

7.3.2 数/模混合仿真接口的设置 65

7.4 拓展实验 68

8 Layout环境设置与基本操作 70

8.1 实验目的 70

8.2 实验原理 70

8.2.1 版图编辑命令 70

8.2.2 LSW 71

8.3 实验内容 71

8.3.1 设置LSW 71

8.3.2 查看版图 72

8.3.3 其他版图设计命令 73

8.4 拓展实验 78

9 MOS版图设计 79

9.1 实验目的 79

9.2 实验原理 79

9.3 实验内容 79

9.3.1 NMOS版图设计 79

9.3.2 PMOS版图设计 82

9.4 拓展实脸 83

10 BJT版图设计 84

10.1 实验目的 84

10.2 实验原理 84

10.2.1 NPN型晶体管 84

10.2.2 PNP型晶体管 85

10.3 实验内容 87

10.3.1 NPN型晶体管版图设计 87

10.3.2 横向PNP型晶体管版图设计 89

10.4 拓展实验 91

11 电阻、电容、二极管的版图设计 92

11.1 实验目的 92

11.2 实验原理 92

11.2.1 MOS集成电路中的电阻 92

11.2.2 MOS集成电路中的电容 94

11.2.3 集成电路中的二极管 95

11.3 实验内容 96

11.3.1 设计多晶硅电阻版图 96

11.3.2 设计金属二层-金属三层电容版图 97

11.3.3 设计二极管版图 99

12 CMOS反相器版图设计与Diva版图验证工具 101

12.1 实验目的 101

12.2 实验原理 101

12.2.1 Diva概念 101

12.2.2 Diva工具集 101

12.2.3 DRC 102

12.2.4 Diva查错 103

12.2.5 Extraction 103

12.3 实验内容 104

12.3.1 启动版图设计环境 104

12.3.2 版图的掩膜层 104

12.3.3 晶体管的图层 105

12.3.4 用Diva进行设计规则检查 107

12.3.5 基础布线方法 109

12.3.6 先进布线方法 109

12.3.7 高级布线方法 109

12.3.8 建立衬底接触 110

12.3.9 创建引脚标签 111

12.3.10 用Diva检查版图与原理图的一致性 113

13 NAND2版图设计与Assura版图验证工具 115

13.1 实验目的 115

13.2 实验原理 115

13.3 实验内容 116

13.3.1 预备操作知识——简单的布局 116

13.3.2 用Virtuoso XL生成版图 118

13.3.3 VXL版图设计的编辑 118

13.3.4 在版图中添加信号引脚 126

13.3.5 DRC 130

13.3.6 LVS 131

13.3.7 最后的单元——符号的生成 132

13.4 拓展实验 134

14 环形振荡器设计、仿真与Assura版图验证工具 135

14.1 实验目的 135

14.2 实验原理 135

14.2.1 层次化电路设计的特点 135

14.2.2 层次化设计方法 135

14.3 实验内容 136

14.3.1 层次化设计——环形振荡器 136

14.3.2 环形振荡器延迟仿真 138

14.3.3 由原理图到版图 142

14.3.4 DRC 145

14.3.5 版图编辑：添加电源线和标签 146

14.3.6 版图编辑：拉伸命令 148

14.3.7 LVS 148

15 版图寄生参数的提取与后仿真 151

15.1 实验目的 151

15.2 实验原理 151

15.3 实验内容 152

15.3.1 INV前仿真 152

15.3.2 利用Assura版图验证工具对反相器进行寄生参数的提取 157

15.3.3 对设计进行后仿真 157

15.3.4 环形振荡器延迟前仿真 159

15.3.5 环形振荡器版图寄生参数提取与后仿真 162

15.3.6 设计检查：版图后仿真 164

16 版图数据的导入、导出与识别 168

16.1 实验目的 168

16.2 实验原理 168

16.2.1 Stream格式 168

16.2.2 版图提取与原理图还原 168

16.3 实验内容 169

16.3.1 输出设计 169

16.3.2 输入设计 170

16.3.3 版图识别 171

16.4 拓展实验 171

17 异或门与RS触发器的设计 172

17.1 实验目的 172

17.2 实验原理 172

17.2.1 异或门的原理 172

17.2.2 RS触发器的工作原理 173

17.2.3 基本RS触发器的基本特点 174

17.3 实验内容 174

17.3.1 异或门原理图设计 174

17.3.2 异或门仿真验证 174

17.3.3 版图设计 176

17.3.4 RS触发器的设计 177

17.4 拓展实验 179

18 静态存储器的设计 180

18.1 实验目的 180

18.2 实验原理 180

18.3 实验内容 181

18.3.1 原理图设计 181

18.3.2 版图设计 181

18.3.3 版图验证 182

18.4 拓展实验 182

19 D触发器的设计 183

19.1 实验目的 183

19.2 实验原理 183

19.3 实验内容 185

19.3.1 原理图设计 185

19.3.2 搭建仿真平台 187

19.3.3 版图设计 192

19.3.4 版图验证 193

20 对生成的GDS文件进行DRC及LVS 196

20.1 实验目的 196

20.2 实验原理 196

20.3 实验内容 196

20.3.1 将INNOUS生成的NETLIST文件在Virtuoso中转换为原理图 196

20.3.2 将生成的GDS文件转换为版图 197

20.3.3 对生成的版图进行DRC 197

20.3.4 对生成的版图进行LVS 200

附录 202

附录A counter_tb的Verilog代码 202

附录B 时钟计数器counter的Verilog代码 202

附录C 时钟计数器counter的RC综合脚本 203

附录D 时钟计数器counter的EDI布线设置脚本 204

附录E 时钟计数器counter的IO引脚位置设置脚本 206

参考文献 209

查看更多关于的内容