数字电子技术PDF电子书下载

查看更多关于的内容

第1章 数字技术概论 1

1.1 数字逻辑基础 1

1.1.1 数字信号与数字电路 1

1.1.2 数制与码制 5

1.2 逻辑代数基础 13

1.2.1 三种基本逻辑运算 13

1.2.2 基本公式和常用公式 17

1.2.3 逻辑代数的基本规则 18

1.2.4 逻辑函数及其表示方法 20

1.2.5 逻辑函数的化简 22

1.2.6 具有无关项逻辑函数的化简 30

1.3 硬件描述语言概述 32

1.3.1 Verilog程序的基本结构 33

1.3.2 逻辑功能的仿真与测试 35

本章小结 35

习题 36

第2章 逻辑门电路 38

2.1 半导体晶体管门电路 38

2.1.1 二极管的开关特性 38

2.1.2 BJT管的开关特性 39

2.1.3 MOS管的开关特性 41

2.1.4 基本门电路 43

2.2 TTL逻辑电路 45

2.2.1 TTL反相器的基本电路 45

2.2.2 TTL反相器的静态输入特性和输出特性 47

2.2.3 TTL反相器动态特性 50

2.2.4 其他类型TTL逻辑门电路 51

2.3 CMOS逻辑门电路 54

2.3.1 CMOS反相器 54

2.3.2 CMOS反相器的静态输入特性和输出特性 56

2.3.3 CMOS反相器的动态特性 59

2.3.4 其他类型的CMOS门电路 60

2.3.5 CMOS逻辑门电路的技术参数 63

2.4 Verilog HDL的语言要素 64

2.4.1 Verilog HDL的词法 64

2.4.2 变量的数据类型 66

2.4.3 Verilog HDL运算符 68

本章小结 73

习题 73

第3章 组合逻辑电路 77

3.1 组合逻辑电路的分析 77

3.1.1 分析组合逻辑电路的一般步骤 77

3.1.2 加法器的分析 78

3.1.3 数据选择器的分析 81

3.1.4 数据分配器的分析 82

3.1.5 数值比较器的分析 83

3.2 组合逻辑电路的设计 87

3.2.1 设计组合逻辑电路的一般步骤 87

3.2.2 编码器的设计 88

3.2.3 译码器的设计 91

3.2.4 字形译码器的设计 94

3.2.5 几种常用的显示器件 98

3.3 组合逻辑电路中的竞争冒险 101

3.3.1 产生竞争冒险的原因 101

3.3.2 消去竞争冒险的方法 103

3.4 用Verilog HDL描述组合逻辑电路 104

3.4.1 组合逻辑电路的门级建模 104

3.4.2 组合逻辑电路的数据流建模 109

3.4.3 组合逻辑电路的行为级建模 111

本章小结 115

习题 116

第4章 时序逻辑电路 119

4.1 锁存器与触发器 119

4.1.1 基本RS锁存器 119

4.1.2 同步RS触发器 122

4.1.3 主从结构RS触发器 125

4.1.4 主从结构JK触发器 127

4.1.5 主从T和T′触发器 130

4.1.6 维持阻塞结构的边沿触发器 131

4.2 时序逻辑电路的分析 134

4.2.1 分析时序逻辑电路的一般步骤 135

4.2.2 寄存器的分析 139

4.2.3 移位寄存器的分析 140

4.2.4 计数器的分析 143

4.3 时序逻辑电路的设计 151

4.3.1 设计时序逻辑电路的一般步骤 151

4.3.2 时序逻辑电路设计举例 152

4.3.3 常用时序逻辑电路 156

4.4 用Verilog HDL描述时序逻辑电路 163

4.4.1 时序电路建模基础 163

4.4.2 触发器的Verilog建模实例 165

4.4.3 移位寄存器的Verilog建模 168

4.4.4 计数器的Verilog建模 169

4.4.5 状态图的Verilog建模 171

本章小结 174

习题 174

第5章 半导体存储器 180

5.1 只读存储器（ROM） 180

5.1.1 掩膜只读存储器 180

5.1.2 可编程只读存储器 183

5.1.3 可擦除的可编程只读存储器（EPROM） 184

5.2 随机存储器（RAM） 189

5.2.1 静态随机存储器（SRAM） 190

5.2.2 动态随机存储器（DRAM） 194

5.3 存储器容量的扩展 197

5.3.1 位扩展方式 197

5.3.2 字扩展方式 198

5.4 用存储器实现组合逻辑函数 199

5.5 用Verilog HDL语言实现存储器设计 202

5.5.1 存储器语法规则 202

5.5.2 ROM设计 203

5.5.3 RAM设计 204

5.5.4 存储器的应用实例 205

本章小结 210

习题 210

第6章 可编程逻辑器件 212

6.1 简单可编程逻辑器件 212

6.1.1 PLD的结构及表示方法 212

6.1.2 通用阵列逻辑GAL 216

6.1.3 GAL编程 221

6.2 复杂可编程逻辑器件 222

6.2.1 CPLD的结构 223

6.2.2 CPLD编程简介 226

6.3 现场可编程门阵列 228

6.3.1 FPGA编程原理 228

6.3.2 FPGA的结构 231

6.3.3 FPGA编程 238

6.4 用Verilog HDL语言和可编程器件设计数字系统 241

本章小结 245

习题 246

第7章 脉冲波形的产生与整形 248

7.1 单稳态触发器 248

7.1.1 用门电路构成单稳态触发器 249

7.1.2 集成单稳态触发器 253

7.2 施密特触发器 255

7.2.1 用门电路构成的施密特触发器 255

7.2.2 集成施密特触发器 257

7.3 多谐振荡器 259

7.3.1 用门电路构成的振荡器 259

7.3.2 晶体振荡器 264

7.4 集成555定时器 265

7.4.1 电路结构及工作原理 265

7.4.2 应用电路实例 268

本章小结 273

习题 274

第8章 D/A与A/D转换器 277

8.1 D/A转换器 277

8.1.1 D/A转换的基本原理 277

8.1.2 倒T形电阻网络D/A转换器 278

8.1.3 集成D/A转换器及主要技术参数 280

8.2 A/D转换器 282

8.2.1 A/D转换的基本原理及分类 282

8.2.2 逐次渐近型A/D转换器 285

8.2.3 双积分型A/D转换器 287

8.2.4 A/D转换器的转换精度与转换速度 290

本章小结 291

习题 292

附录A Quartus Ⅱ开发软件简介 293

A.1 基于Quartus Ⅱ软件的设计流程 293

A.2 Quartus Ⅱ软件的使用简介 294

A.2.1 Quartus Ⅱ软件使用流程 294

A.2.2 层次设计 301

附录B 电气简图用图形符号 305

B.1 二进制逻辑元件图形符号的组成 305

B.2 限定符号 306

B.3 关联标注法 309

B.4 常用器件符号示例 310

附录C常用逻辑符号对照表 312

参考文献 313

查看更多关于的内容