数字逻辑与数字系统设计 基于Proteus VSM和Verilog HDL

计算机硬件类课程的学习有一个很大问题就是需要相应的实验，而在校大学生的硬件类实验又因设备数量、实验场所、投入资金、维护费用等多种原因很难满足实际需求，所以本人想在计算机硬件类教材中全面引入Proteus VSM作为补充，一方面弥补实际实验的不足，另一方面可以提高学生的学习兴趣。数字逻辑与数字系统设计一书以计算机及相关专业本科生为主，也可作为专科生和自学逻辑设计人员的参考书。