Verilog HDL程序设计实例详解

Verilog HDL是一种在专用集成电路设计领域具有广泛应用前景的硬件描述语言，由于其简单、直观并富有效率已成为数字系统设计的首选语言。本书通过100个实例详细地讲解了Verilog HDL程序设计语言，全书共有11章，内容涉及到硬件描述语言基本概念、行为建模，同步设计，异步设计，功能仿真等等，实例包括各种加法器、计数器、乘法器、除法器、选择器、编码器、译码器、状态机、总线接口、通信控制、Memory、加解密、图像与视频JPEG、RISC Microprocessor等以及各个实例模块相应的Testbench，所举实例具有很强的实用性和代表性，每个实例均给出了介绍、功能分析、程序代码和结果演示。本书内容都是作者实际经验的总结，步骤详细，实例丰富，讲述循序渐进，是广大从事IC设计及电子工程人员和院校师生不可多得一本Verilog HDL语言使用指导用书和相关培训用教材。