SYSTEM VERILOG硬件设计及建模

（英）STUART SUTHERLAND SIMON DAVIDMANN PETER FLAKE著于郭山韩临何进李莹路卫军译

出版社

北京：科学出版社

出版时间

2007

ISBN

9787030198778

标注页数

352 页

PDF页数

373 页

书籍介绍

本书是“实用电子技术丛书”之一，本书共有11章组成。内容分别是System Verilog 介绍，System Verilog 语言确切的涵义和内置数据类型，System Verilog 自定义和计数值类型，System Verilog 排列、结构与合并，System Verilog 程序的模块、任务和函数，System Verilog 程序综述，用System Verilog 建模，System Verilog 设计步骤，System Verilog 界面，用System Verilog 进行一个完整的设计建模，建模的动作和处理标准。